1. Multiprocessing interrupt controller on i/o bus

Controleur d'interruptions a multiprocesseur sur bus d'entree/sortie

2. Scalable methods for disambiguating shared cache accesses in multi-level cache hierarchies of multiprocessing systems are disclosed providing for improved system performance and reduced cost.

L'invention porte sur des procédés à échelle variable destinés à lever des ambiguïtés concernant des accès à des antémémoires partagées dans le cadre de hiérarchies à antémémoires multiniveaux de systèmes multiprocesseurs, ces procédés permettant d'obtenir un meilleur rendement des systèmes et d'en réduire les coûts.